चिप मॅन्युफॅक्चरिंग प्रक्रियेचे संपूर्ण स्पष्टीकरण (2/2): वेफरपासून पॅकेजिंग आणि चाचणीपर्यंत

प्रत्येक सेमीकंडक्टर उत्पादनाच्या निर्मितीसाठी शेकडो प्रक्रिया आवश्यक आहेत आणि संपूर्ण उत्पादन प्रक्रिया आठ चरणांमध्ये विभागली गेली आहे:वेफर प्रोसेसिंग - ऑक्सिडेशन - फोटोलिथोग्राफी - एचिंग - पातळ फिल्म जमा - इंटरकनेक्शन - चाचणी - पॅकेजिंग.

---

चरण 5: पातळ फिल्म जमा

चिपच्या आत सूक्ष्म डिव्हाइस तयार करण्यासाठी, आम्हाला सतत पातळ चित्रपटांचे थर जमा करणे आणि एचिंगद्वारे जादा भाग काढून टाकणे आवश्यक आहे आणि भिन्न डिव्हाइस वेगळे करण्यासाठी काही सामग्री देखील जोडणे आवश्यक आहे. प्रत्येक ट्रान्झिस्टर किंवा मेमरी सेल वरील प्रक्रियेद्वारे चरण -दर -चरण तयार केले जाते. आम्ही येथे बोलत असलेल्या "पातळ फिल्म" मध्ये 1 पेक्षा कमी मायक्रॉन (μ मी, मीटरच्या दहा लाख) जाडीसह "फिल्म" चा संदर्भ आहे जो सामान्य मेकॅनिकल प्रोसेसिंग पद्धतींनी तयार केला जाऊ शकत नाही. वेफरवर आवश्यक आण्विक किंवा अणु युनिट्स असलेले फिल्म ठेवण्याची प्रक्रिया म्हणजे "जमा".

मल्टी-लेयर सेमीकंडक्टर स्ट्रक्चर तयार करण्यासाठी, आम्हाला प्रथम डिव्हाइस स्टॅक बनविणे आवश्यक आहे, म्हणजेच, वेफरच्या पृष्ठभागावर पातळ धातू (प्रवाहकीय) चित्रपट आणि डायलेक्ट्रिक (इन्सुलेटिंग) चित्रपटांचे वैकल्पिकरित्या एकाधिक थर स्टॅक करा आणि नंतर पुनरावृत्ती झालेल्या एचिंग प्रक्रियेद्वारे जास्तीत जास्त भाग काढा. जमा प्रक्रियेसाठी वापरल्या जाणार्‍या तंत्रांमध्ये रासायनिक वाष्प साठा (सीव्हीडी), अणु थर जमा (एएलडी), आणि भौतिक वाष्प साठा (पीव्हीडी) आणि या तंत्राचा वापर करून पद्धतींमध्ये कोरड्या आणि ओल्या जमा होण्याचा समावेश आहे.

रासायनिक वाष्प साठा (सीव्हीडी)

रासायनिक वाष्प जमा करताना, प्रीकर्सर वायू रिएक्शन चेंबरमध्ये प्रतिक्रिया देतात आणि चेंबरच्या बाहेर पंप केलेल्या वेफरच्या पृष्ठभागाशी आणि उप -उत्पादनांशी जोडलेला पातळ फिल्म तयार करतात. प्लाझ्मा-वर्धित रासायनिक वाष्प जमा रिएक्टंट वायू तयार करण्यासाठी प्लाझ्माचा वापर करते. ही पद्धत प्रतिक्रिया तापमान कमी करते, ज्यामुळे ते तापमान-संवेदनशील रचनांसाठी आदर्श बनते. प्लाझ्मा वापरल्याने पदांची संख्या कमी होऊ शकते, बहुतेकदा उच्च-गुणवत्तेच्या चित्रपटांमध्ये परिणाम होतो.

अणु थर जमा (एएलडी)

अणु थर जमा एका वेळी फक्त काही अणु थर जमा करून पातळ चित्रपट बनवते. या पद्धतीची गुरुकिल्ली म्हणजे विशिष्ट क्रमाने केलेल्या स्वतंत्र चरणांचे सायकल करणे आणि चांगले नियंत्रण राखणे. पूर्ववर्तीसह वेफर पृष्ठभागाचा कोटिंग ही पहिली पायरी आहे आणि नंतर वेफर पृष्ठभागावर इच्छित पदार्थ तयार करण्यासाठी पूर्ववर्तीशी प्रतिक्रिया देण्यासाठी वेगवेगळ्या वायू सादर केल्या जातात.

भौतिक वाष्प साठा (पीव्हीडी)

नावानुसार, भौतिक वाष्प जमा म्हणजे पातळ चित्रपटांच्या निर्मितीचा संदर्भ म्हणजे भौतिक मार्गाने. स्पटरिंग ही एक भौतिक वाष्प जमा करण्याची पद्धत आहे जी आर्गॉन प्लाझ्माचा वापर लक्ष्यातून अणूंना स्पटर करण्यासाठी आणि पातळ फिल्म तयार करण्यासाठी वेफरच्या पृष्ठभागावर ठेवते. काही प्रकरणांमध्ये, जमा केलेल्या फिल्मचा उपचार केला जाऊ शकतो आणि अल्ट्राव्हायोलेट थर्मल ट्रीटमेंट (यूव्हीटीपी) सारख्या तंत्राद्वारे सुधारित केले जाऊ शकते.

चरण 6: इंटरकनेक्शन

सेमीकंडक्टरची चालकता कंडक्टर आणि नॉन-कंडक्टर (म्हणजेच इन्सुलेटर) दरम्यान असते, जे आम्हाला विजेच्या प्रवाहावर पूर्णपणे नियंत्रण ठेवण्यास परवानगी देते. वेफर-आधारित लिथोग्राफी, एचिंग आणि जमा प्रक्रिया ट्रान्झिस्टर सारखे घटक तयार करू शकतात, परंतु शक्ती आणि सिग्नलचे प्रसारण आणि स्वागत सक्षम करण्यासाठी त्यांना कनेक्ट करणे आवश्यक आहे.

त्यांच्या चालकतेमुळे धातूंचा वापर सर्किट इंटरकनेक्शनसाठी केला जातो. अर्धसंवाहकांसाठी वापरल्या जाणार्‍या धातूंना खालील अटी पूर्ण करणे आवश्यक आहे:

· कमी प्रतिरोधकता: मेटल सर्किट्सला चालू पास करणे आवश्यक असल्याने त्यातील धातूंना कमी प्रतिकार असावा.

· थर्मोकेमिकल स्थिरता: धातूच्या इंटरकनेक्शन प्रक्रियेदरम्यान धातूच्या सामग्रीचे गुणधर्म अपरिवर्तित राहिले पाहिजेत.

· उच्च विश्वसनीयता: एकात्मिक सर्किट तंत्रज्ञान जसजसे विकसित होते तसतसे, अगदी कमी प्रमाणात मेटल इंटरकनेक्ट मटेरियलमध्ये पुरेसे टिकाऊपणा असणे आवश्यक आहे.

· उत्पादन किंमत: जरी पहिल्या तीन अटी पूर्ण केल्या गेल्या तरीही मोठ्या प्रमाणात उत्पादनाच्या गरजा भागविण्यासाठी भौतिक किंमत खूप जास्त आहे.

इंटरकनेक्शन प्रक्रिया प्रामुख्याने अॅल्युमिनियम आणि तांबे या दोन सामग्रीचा वापर करते.

अ‍ॅल्युमिनियम इंटरकनेक्शन प्रक्रिया

अ‍ॅल्युमिनियम इंटरकनेक्शन प्रक्रिया अॅल्युमिनियम जमा, फोटोरासिस्ट अनुप्रयोग, एक्सपोजर आणि डेव्हलपमेंटपासून सुरू होते, त्यानंतर ऑक्सिडेशन प्रक्रियेमध्ये प्रवेश करण्यापूर्वी कोणतीही जास्तीत जास्त अ‍ॅल्युमिनियम आणि फोटोर्सिस्ट निवडण्यासाठी एचिंग करणे. वरील चरण पूर्ण झाल्यानंतर, इंटरकनेक्शन पूर्ण होईपर्यंत फोटोलिथोग्राफी, एचिंग आणि जमा प्रक्रिया पुन्हा केली जातात.

त्याच्या उत्कृष्ट चालकता व्यतिरिक्त, अ‍ॅल्युमिनियम देखील फोटोलिथोग्राफ, एच आणि ठेवीसाठी सोपे आहे. याव्यतिरिक्त, ऑक्साईड फिल्मची कमी किंमत आणि चांगली आसंजन आहे. त्याचे तोटे हे आहेत की ते कोरडे करणे सोपे आहे आणि त्यात वितळण्याचे बिंदू कमी आहे. याव्यतिरिक्त, अ‍ॅल्युमिनियमला ​​सिलिकॉनशी प्रतिक्रिया देण्यापासून आणि कनेक्शनच्या समस्येस कारणीभूत ठरण्यासाठी, वेफरपासून वेगळ्या अ‍ॅल्युमिनियममध्ये धातूच्या ठेवी जोडणे आवश्यक आहे. या ठेवीला "बॅरियर मेटल" म्हणतात.

अॅल्युमिनियम सर्किट्स जमा करून तयार केले जातात. वेफर व्हॅक्यूम चेंबरमध्ये प्रवेश केल्यानंतर, अ‍ॅल्युमिनियम कणांनी तयार केलेला पातळ चित्रपट वेफरचे पालन करेल. या प्रक्रियेस "वाष्प जमा (व्हीडी)" असे म्हणतात, ज्यात रासायनिक वाष्प जमा आणि भौतिक वाष्प जमा समाविष्ट आहे.

तांबे इंटरकनेक्शन प्रक्रिया

सेमीकंडक्टर प्रक्रिया अधिक परिष्कृत आणि डिव्हाइसचे आकार संकुचित होत असताना, अ‍ॅल्युमिनियम सर्किट्सचे कनेक्शन वेग आणि विद्युत गुणधर्म यापुढे पुरेसे नाहीत आणि आकार आणि किंमतीची आवश्यकता दोन्ही पूर्ण करणारे नवीन कंडक्टर आवश्यक आहेत. तांबे अॅल्युमिनियमची जागा घेण्याचे पहिले कारण म्हणजे त्यास कमी प्रतिकार आहे, जे वेगवान डिव्हाइस कनेक्शनच्या गतीस अनुमती देते. तांबे देखील अधिक विश्वासार्ह आहे कारण ते इलेक्ट्रोमिग्रेशनला अधिक प्रतिरोधक आहे, जेव्हा सध्याच्या धातूच्या माध्यमातून अॅल्युमिनियमपेक्षा वाहते तेव्हा धातूच्या आयनची हालचाल.

तथापि, तांबे सहजपणे संयुगे तयार करत नाही, ज्यामुळे वाष्पीकरण करणे आणि वेफरच्या पृष्ठभागावरून काढून टाकणे कठीण होते. या समस्येचे निराकरण करण्यासाठी, तांबे एचिंग करण्याऐवजी आम्ही डायलेक्ट्रिक मटेरियल जमा करतो आणि एच डायलेक्ट्रिक मटेरियल, ज्यामध्ये आवश्यक तेथे खंदक आणि व्हायस असलेले मेटल लाइन नमुने तयार करतात आणि नंतर इंटरकनेक्शन प्राप्त करण्यासाठी तांबेसह वरील "नमुने" भरतात, ही प्रक्रिया "दमासिन" नावाची आहे.

तांबे अणू डायलेक्ट्रिकमध्ये पसरत असताना, नंतरचे इन्सुलेशन कमी होते आणि एक अडथळा थर तयार करते ज्यामुळे तांबे अणूंना पुढील प्रसार होण्यापासून रोखले जाते. त्यानंतर एक पातळ तांबे बियाणे थर अडथळ्याच्या थरावर तयार होतो. ही चरण इलेक्ट्रोप्लेटिंगला अनुमती देते, जे तांबेसह उच्च आस्पेक्ट रेशोचे नमुने भरणे आहे. भरल्यानंतर, जास्तीत जास्त तांबे धातूच्या रासायनिक मेकॅनिकल पॉलिशिंग (सीएमपी) द्वारे काढले जाऊ शकते. पूर्ण झाल्यानंतर, एक ऑक्साईड फिल्म जमा केला जाऊ शकतो आणि जास्तीत जास्त चित्रपट फोटोलिथोग्राफी आणि एचिंग प्रक्रियेद्वारे काढला जाऊ शकतो. तांबे इंटरकनेक्शन पूर्ण होईपर्यंत वरील प्रक्रियेची पुनरावृत्ती करणे आवश्यक आहे.

वरील तुलनेत, हे पाहिले जाऊ शकते की तांबे इंटरकनेक्शन आणि अ‍ॅल्युमिनियम इंटरकनेक्शनमधील फरक हा आहे की जास्तीत जास्त तांबे कोसळण्याऐवजी मेटल सीएमपीद्वारे काढले जाते.

चरण 7: चाचणी

चाचणीचे मुख्य लक्ष्य म्हणजे सेमीकंडक्टर चिपची गुणवत्ता विशिष्ट मानकांची पूर्तता करते की नाही हे सत्यापित करणे, जेणेकरून सदोष उत्पादने दूर करण्यासाठी आणि चिपची विश्वासार्हता सुधारित करा. याव्यतिरिक्त, चाचणी केलेली सदोष उत्पादने पॅकेजिंग चरणात प्रवेश करणार नाहीत, जे खर्च आणि वेळ वाचविण्यात मदत करते. इलेक्ट्रॉनिक डाय सॉर्टिंग (ईडीएस) ही वेफर्ससाठी एक चाचणी पद्धत आहे.

ईडीएस ही एक प्रक्रिया आहे जी वेफर स्टेटमधील प्रत्येक चिपची विद्युत वैशिष्ट्ये सत्यापित करते आणि त्याद्वारे अर्धसंवाहक उत्पन्न सुधारते. ईडीएस खालीलप्रमाणे पाच चरणांमध्ये विभागले जाऊ शकतात:

01 इलेक्ट्रिकल पॅरामीटर मॉनिटरिंग (ईपीएम)

ईपीएम ही सेमीकंडक्टर चिप चाचणीची पहिली पायरी आहे. हे चरण सेमीकंडक्टर इंटिग्रेटेड सर्किट्ससाठी आवश्यक असलेल्या प्रत्येक डिव्हाइस (ट्रान्झिस्टर, कॅपेसिटर आणि डायोडसह) चाचणी घेईल जेणेकरून त्यांचे इलेक्ट्रिकल पॅरामीटर्स मानकांची पूर्तता करतात. ईपीएमचे मुख्य कार्य म्हणजे मोजलेले इलेक्ट्रिकल वैशिष्ट्यपूर्ण डेटा प्रदान करणे, जे सेमीकंडक्टर उत्पादन प्रक्रियेची कार्यक्षमता आणि उत्पादन कामगिरी (सदोष उत्पादने शोधण्यासाठी नाही) ची कार्यक्षमता सुधारण्यासाठी वापरली जाईल.

02 वेफर एजिंग टेस्ट

सेमीकंडक्टर दोष दर दोन बाबींमधून येतो, म्हणजे उत्पादन दोषांचे दर (सुरुवातीच्या टप्प्यात जास्त) आणि संपूर्ण जीवन चक्रातील दोषांचे दर. वेफर एजिंग टेस्ट म्हणजे संभाव्य दोष शोधून अंतिम उत्पादनाची विश्वसनीयता सुधारण्यासाठी, प्रारंभिक टप्प्यात दोष असू शकतात अशा उत्पादने शोधण्यासाठी विशिष्ट तापमान आणि एसी/डीसी व्होल्टेज अंतर्गत वेफरची चाचणी करणे होय.

03 शोध

एजिंग टेस्ट पूर्ण झाल्यानंतर, सेमीकंडक्टर चिपला प्रोब कार्डसह चाचणी डिव्हाइसशी जोडले जाणे आवश्यक आहे आणि नंतर संबंधित सेमीकंडक्टर फंक्शन्स सत्यापित करण्यासाठी वेफरवर तापमान, वेग आणि गती चाचण्या केल्या जाऊ शकतात. कृपया विशिष्ट चाचणी चरणांच्या वर्णनासाठी सारणी पहा.

04 दुरुस्ती

दुरुस्ती ही सर्वात महत्वाची चाचणी चरण आहे कारण समस्याग्रस्त घटकांची जागा बदलून काही सदोष चिप्स दुरुस्त केल्या जाऊ शकतात.

05 डॉटिंग

इलेक्ट्रिकल टेस्टमध्ये अयशस्वी झालेल्या चिप्स मागील चरणांमध्ये क्रमवारी लावल्या गेल्या आहेत, परंतु तरीही त्यांना वेगळे करण्यासाठी त्यांना चिन्हांकित करणे आवश्यक आहे. पूर्वी, आम्हाला नग्न डोळ्याने ओळखले जाऊ शकते हे सुनिश्चित करण्यासाठी आम्हाला विशेष शाईने सदोष चिप्स चिन्हांकित करण्याची आवश्यकता होती, परंतु आता सिस्टम चाचणी डेटा मूल्यानुसार आपोआप त्यांना क्रमवारी लावते.

चरण 8: पॅकेजिंग

मागील बर्‍याच प्रक्रियेनंतर, वेफर समान आकाराच्या चौरस चिप्स तयार करेल (ज्याला "सिंगल चिप्स" म्हणून ओळखले जाते). पुढील गोष्ट म्हणजे कटिंगद्वारे वैयक्तिक चिप्स मिळवणे. नवीन कट चिप्स अतिशय नाजूक आहेत आणि विद्युत सिग्नलची देवाणघेवाण करू शकत नाहीत, म्हणून त्यांच्यावर स्वतंत्रपणे प्रक्रिया करणे आवश्यक आहे. ही प्रक्रिया पॅकेजिंग आहे, ज्यात सेमीकंडक्टर चिपच्या बाहेर एक संरक्षणात्मक शेल तयार करणे आणि त्यांना बाहेरीलसह इलेक्ट्रिकल सिग्नलची देवाणघेवाण करण्यास अनुमती देणे समाविष्ट आहे. संपूर्ण पॅकेजिंग प्रक्रिया पाच चरणांमध्ये विभागली गेली आहे, म्हणजे वेफर सॉइंग, सिंगल चिप संलग्नक, इंटरकनेक्शन, मोल्डिंग आणि पॅकेजिंग चाचणी.

01 वेफर सॉर्निंग

वेफरपासून असंख्य दाट व्यवस्था केलेल्या चिप्स कापण्यासाठी, वेफरच्या मागील भागाची जाडी पॅकेजिंग प्रक्रियेच्या गरजा पूर्ण करेपर्यंत आपण प्रथम काळजीपूर्वक "दळणे" आवश्यक आहे. पीसल्यानंतर, सेमीकंडक्टर चिप विभक्त होईपर्यंत आम्ही वेफरवरील स्क्रिब लाइनसह कट करू शकतो.

वेफर सॉइंग तंत्रज्ञानाचे तीन प्रकार आहेत: ब्लेड कटिंग, लेसर कटिंग आणि प्लाझ्मा कटिंग. ब्लेड डाईसिंग म्हणजे वेफर कापण्यासाठी डायमंड ब्लेडचा वापर, जो घर्षण उष्णता आणि मोडतोड होण्याची शक्यता आहे आणि अशा प्रकारे वेफरला नुकसान करते. लेसर डाईंगमध्ये अधिक सुस्पष्टता असते आणि पातळ जाडी किंवा लहान स्क्रिब लाइन अंतरासह वेफर्स सहजपणे हाताळू शकतात. प्लाझ्मा डाइसिंग प्लाझ्मा एचिंगच्या तत्त्वाचा वापर करते, म्हणून हे तंत्रज्ञान देखील लागू आहे जर स्क्रिब लाइन अंतर खूपच लहान असेल.

02 एकल वेफर संलग्नक

सर्व चिप्स वेफरपासून विभक्त झाल्यानंतर, आम्हाला वैयक्तिक चिप्स (सिंगल वेफर्स) सब्सट्रेट (लीड फ्रेम) मध्ये जोडण्याची आवश्यकता आहे. सेमीकंडक्टर चिप्सचे संरक्षण करणे आणि बाह्य सर्किट्ससह विद्युत सिग्नलची देवाणघेवाण करण्यास सक्षम करणे हे सब्सट्रेटचे कार्य आहे. चिप्स जोडण्यासाठी द्रव किंवा घन टेप चिकट्यांचा वापर केला जाऊ शकतो.

03 इंटरकनेक्शन

सब्सट्रेटला चिप जोडल्यानंतर, आम्हाला इलेक्ट्रिकल सिग्नल एक्सचेंज मिळविण्यासाठी दोघांचे संपर्क बिंदू देखील जोडण्याची आवश्यकता आहे. या चरणात दोन कनेक्शन पद्धती वापरल्या जाऊ शकतातः गोलाकार सोन्याच्या ब्लॉक्स किंवा टिन ब्लॉक्सचा वापर करून पातळ धातूच्या तार आणि फ्लिप चिप बाँडिंगचा वापर करून वायर बाँडिंग. वायर बाँडिंग ही एक पारंपारिक पद्धत आहे आणि फ्लिप चिप बाँडिंग तंत्रज्ञान सेमीकंडक्टर मॅन्युफॅक्चरिंगला गती देऊ शकते.

04 मोल्डिंग

सेमीकंडक्टर चिपचे कनेक्शन पूर्ण केल्यानंतर, तापमान आणि आर्द्रता यासारख्या बाह्य परिस्थितीपासून सेमीकंडक्टर इंटिग्रेटेड सर्किटचे संरक्षण करण्यासाठी चिपच्या बाहेरील पॅकेज जोडण्यासाठी मोल्डिंग प्रक्रियेची आवश्यकता आहे. पॅकेज मोल्ड आवश्यकतेनुसार तयार झाल्यानंतर, आम्हाला सेमीकंडक्टर चिप आणि इपॉक्सी मोल्डिंग कंपाऊंड (ईएमसी) साच्यात ठेवण्याची आणि सील करण्याची आवश्यकता आहे. सीलबंद चिप अंतिम फॉर्म आहे.

05 पॅकेजिंग चाचणी

आधीपासूनच अंतिम फॉर्म असलेल्या चिप्सने अंतिम दोष चाचणी देखील पास केली पाहिजे. अंतिम कसोटीत प्रवेश करणार्‍या सर्व तयार सेमीकंडक्टर चिप्स सेमीकंडक्टर चिप्स पूर्ण केल्या आहेत. ते चाचणी उपकरणांमध्ये ठेवल्या जातील आणि व्होल्टेज, तापमान आणि विद्युत, कार्यशील आणि वेग चाचण्यांसाठी आर्द्रता यासारख्या भिन्न परिस्थिती सेट केल्या जातील. या चाचण्यांचे परिणाम दोष शोधण्यासाठी आणि उत्पादनाची गुणवत्ता आणि उत्पादन कार्यक्षमता सुधारण्यासाठी वापरले जाऊ शकतात.

पॅकेजिंग तंत्रज्ञानाची उत्क्रांती

चिप आकार कमी होत असताना आणि कार्यक्षमतेची आवश्यकता वाढत असताना, पॅकेजिंगमध्ये गेल्या काही वर्षांत अनेक तांत्रिक नवकल्पना झाली आहेत. भविष्यातील काही भविष्यातील पॅकेजिंग तंत्रज्ञान आणि सोल्यूशन्समध्ये वेफर-लेव्हल पॅकेजिंग (डब्ल्यूएलपी), बंपिंग प्रक्रिया आणि पुनर्वितरण लेयर (आरडीएल) तंत्रज्ञान, तसेच फ्रंट-एंड वेफर मॅन्युफॅक्चरिंगसाठी एचिंग आणि क्लीनिंग टेक्नॉलॉजीज सारख्या पारंपारिक बॅक-एंड प्रक्रियेसाठी जमा करण्याचा वापर समाविष्ट आहे.

प्रगत पॅकेजिंग म्हणजे काय?

पारंपारिक पॅकेजिंगसाठी प्रत्येक चिप वेफरमधून कापून साच्यात ठेवण्याची आवश्यकता असते. वेफर-लेव्हल पॅकेजिंग (डब्ल्यूएलपी) हा एक प्रगत पॅकेजिंग तंत्रज्ञानाचा एक प्रकार आहे, जो वाफरवर अजूनही चिप थेट पॅकेजिंगचा संदर्भ देतो. डब्ल्यूएलपीची प्रक्रिया प्रथम पॅकेज आणि चाचणी करणे आहे आणि नंतर सर्व तयार केलेल्या चिप्स एकाच वेळी वेफरपासून विभक्त करणे आहे. पारंपारिक पॅकेजिंगच्या तुलनेत डब्ल्यूएलपीचा फायदा कमी उत्पादन खर्च आहे.

प्रगत पॅकेजिंग 2 डी पॅकेजिंग, 2.5 डी पॅकेजिंग आणि 3 डी पॅकेजिंगमध्ये विभागले जाऊ शकते.

लहान 2 डी पॅकेजिंग

आधी नमूद केल्याप्रमाणे, पॅकेजिंग प्रक्रियेच्या मुख्य उद्देशामध्ये सेमीकंडक्टर चिपचा सिग्नल बाहेरील बाजूस पाठविणे समाविष्ट आहे आणि वेफरवर तयार केलेले अडथळे इनपुट/आउटपुट सिग्नल पाठविण्यासाठी संपर्क बिंदू आहेत. हे अडथळे फॅन-इन आणि फॅन-आउटमध्ये विभागले गेले आहेत. पूर्वीचे चाहता-आकार चिपच्या आत आहे आणि नंतरचे चाहता-आकार चिप श्रेणीच्या पलीकडे आहे. आम्ही इनपुट/आउटपुट सिग्नल आय/ओ (इनपुट/आउटपुट) वर कॉल करतो आणि इनपुट/आउटपुटच्या संख्येला आय/ओ गणना म्हणतात. पॅकेजिंग पद्धत निश्चित करण्यासाठी आय/ओ गणना हा एक महत्त्वाचा आधार आहे. जर आय/ओ गणना कमी असेल तर फॅन-इन पॅकेजिंग वापरली जाते. पॅकेजिंगनंतर चिप आकार जास्त बदलत नसल्यामुळे या प्रक्रियेस चिप-स्केल पॅकेजिंग (सीएसपी) किंवा वेफर-लेव्हल चिप-स्केल पॅकेजिंग (डब्ल्यूएलसीएसपी) देखील म्हणतात. जर आय/ओ गणना जास्त असेल तर, फॅन-आउट पॅकेजिंग सहसा वापरली जाते आणि सिग्नल राउटिंग सक्षम करण्यासाठी अडथळ्यांव्यतिरिक्त पुनर्वितरण स्तर (आरडीएल) आवश्यक असतात. हे "फॅन-आउट वेफर-लेव्हल पॅकेजिंग (फॉल्प) आहे.

2.5 डी पॅकेजिंग

2.5 डी पॅकेजिंग तंत्रज्ञान दोन किंवा अधिक प्रकारच्या चिप्स एकाच पॅकेजमध्ये ठेवू शकते तर सिग्नलला उत्तरार्धात पुढे जाऊ शकते, जे पॅकेजचे आकार आणि कार्यक्षमता वाढवू शकते. सर्वात जास्त प्रमाणात वापरली जाणारी 2.5 डी पॅकेजिंग पद्धत म्हणजे सिलिकॉन इंटरपोजरद्वारे मेमरी आणि लॉजिक चिप्स एकाच पॅकेजमध्ये ठेवणे. 2.5 डी पॅकेजिंगसाठी थ्री-सिलिकॉन व्हियास (टीएसव्ही), मायक्रो बंप आणि फाईन-पिच आरडीएल सारख्या कोर तंत्रज्ञानाची आवश्यकता आहे.

3 डी पॅकेजिंग

3 डी पॅकेजिंग तंत्रज्ञान सिग्नलला अनुलंबपणे फिरविण्यास परवानगी देताना दोन किंवा अधिक प्रकारच्या चिप्स एकाच पॅकेजमध्ये ठेवू शकतात. हे तंत्रज्ञान लहान आणि उच्च I/O COUNT सेमीकंडक्टर चिप्ससाठी योग्य आहे. टीएसव्हीचा वापर उच्च आय/ओ गणना असलेल्या चिप्ससाठी केला जाऊ शकतो आणि वायर बाँडिंगचा वापर कमी आय/ओ गणना असलेल्या चिप्ससाठी केला जाऊ शकतो आणि शेवटी एक सिग्नल सिस्टम तयार केला जाऊ शकतो ज्यामध्ये चिप्स अनुलंबपणे व्यवस्था केली जातात. 3 डी पॅकेजिंगसाठी आवश्यक असलेल्या कोर तंत्रज्ञानामध्ये टीएसव्ही आणि मायक्रो-बंप तंत्रज्ञानाचा समावेश आहे.

आतापर्यंत, सेमीकंडक्टर प्रॉडक्ट मॅन्युफॅक्चरिंग "वेफर प्रोसेसिंग - ऑक्सिडेशन - फोटोलिथोग्राफी - एचिंग - पातळ फिल्म जमा - इंटरकनेक्शन - टेस्टिंग - पॅकेजिंग" या आठ चरणांची पूर्णपणे ओळख झाली आहे. "वाळू" पासून "चिप्स" पर्यंत, सेमीकंडक्टर तंत्रज्ञान "स्टोन्स टर्निंग सोन्यात" ची वास्तविक आवृत्ती सादर करीत आहे.

---

वेटेक सेमीकंडक्टर एक व्यावसायिक चिनी निर्माता आहेटँटलम कार्बाईड कोटिंग, सिलिकॉन कार्बाईड कोटिंग, विशेष ग्रेफाइट, सिलिकॉन कार्बाईड सिरेमिक्सआणिइतर सेमीकंडक्टर सिरेमिक्स? सेमीकंडक्टर उद्योगासाठी विविध एसआयसी वेफर उत्पादनांसाठी प्रगत उपाय प्रदान करण्यासाठी वेटेक सेमीकंडक्टर वचनबद्ध आहे.

आपल्याला वरील उत्पादनांमध्ये स्वारस्य असल्यास, कृपया आमच्याशी थेट संपर्क साधा.  

मॉब: +86-180 6922 0752

व्हाट्सएप: +86 180 6922 0752

ईमेल: any@vetekesemi.com