CMP टेक्नॉलॉजी चिप मॅन्युफॅक्चरिंगच्या लँडस्केपचा आकार कसा बदलते

गेल्या काही वर्षांमध्ये, पॅकेजिंग तंत्रज्ञानाचा मध्यवर्ती टप्पा हळूहळू "जुन्या तंत्रज्ञान" कडे सोपवला गेला आहे -CMP(केमिकल मेकॅनिकल पॉलिशिंग). जेव्हा हायब्रिड बाँडिंग प्रगत पॅकेजिंगच्या नवीन पिढीची प्रमुख भूमिका बनते, तेव्हा CMP हळूहळू पडद्यामागून स्पॉटलाइटकडे जात आहे.

हे तंत्रज्ञानाचे पुनरुत्थान नाही, परंतु औद्योगिक तर्कशास्त्राकडे परत येणे आहे: प्रत्येक पिढीच्या झेप मागे, तपशीलवार क्षमतांची सामूहिक उत्क्रांती आहे. आणि सीएमपी हा सर्वात अधोरेखित परंतु अत्यंत निर्णायक "तपशीलांचा राजा" आहे.

पारंपारिक सपाटीकरणापासून ते मुख्य प्रक्रियांपर्यंत

सीएमपीचे अस्तित्व सुरुवातीपासूनच "इनोव्हेशन" साठी नाही तर "समस्या सोडवण्यासाठी" आहे.

तुम्हाला अजूनही 0.8μm, 0.5μm आणि 0.35μm नोड कालावधी दरम्यान मल्टी-मेटल इंटरकनेक्शन स्ट्रक्चर्स आठवतात का? त्यावेळी, चिप डिझाइनची जटिलता आजच्या तुलनेत खूपच कमी होती. परंतु अगदी मूलभूत इंटरकनेक्शन लेयरसाठीही, CMP द्वारे आणलेल्या पृष्ठभागाच्या प्लॅनराइझेशनशिवाय, फोटोलिथोग्राफीसाठी फोकसची अपुरी खोली, असमान कोरीव जाडी आणि अयशस्वी इंटरलेअर कनेक्शन या सर्व घातक समस्या असतील.

मूरच्या कायद्यानंतरच्या युगात प्रवेश करताना, आम्ही यापुढे केवळ चिप आकार कमी करण्याचा पाठपुरावा करत नाही, परंतु सिस्टम स्तरावर स्टॅकिंग आणि एकत्रीकरणाकडे अधिक लक्ष देतो. हायब्रिड बाँडिंग, 3D DRAM, CUA (CMOS अंडर ॲरे), COA (CMOS ओव्हर ॲरे)... अधिकाधिक क्लिष्ट त्रि-आयामी संरचनांनी एक "गुळगुळीत इंटरफेस" आता आदर्श नसून गरज बनला आहे.

तथापि, सीएमपी आता साधी प्लॅनराइझेशन पायरी नाही; उत्पादन प्रक्रियेच्या यश किंवा अपयशासाठी तो निर्णायक घटक बनला आहे.

हायब्रिड बाँडिंग ही मूलत: इंटरफेस स्तरावर मेटल-मेटल + डायलेक्ट्रिक लेयर बाँडिंग प्रक्रिया आहे. हे "फिट" असल्यासारखे दिसते, परंतु प्रत्यक्षात, संपूर्ण प्रगत पॅकेजिंग उद्योग मार्गातील सर्वात जास्त मागणी असलेल्या कपलिंग पॉइंट्सपैकी एक आहे:

• पृष्ठभागाचा खडबडीतपणा 0.2nm पेक्षा जास्त नसावा
• कॉपर डिशिंग 5nm च्या आत नियंत्रित करणे आवश्यक आहे (विशेषत: कमी-तापमान ॲनिलिंगच्या परिस्थितीत)
• क्यू पॅडचा आकार, वितरण घनता आणि भौमितिक आकारविज्ञान थेट पोकळी दर आणि उत्पन्नावर परिणाम करतात.
• वेफर तणाव, धनुष्य, वॉरपेज आणि जाडी नॉन-एकरूपता या सर्व गोष्टी "घातक चल" म्हणून वाढवल्या जातील.
• एनीलिंग प्रक्रियेदरम्यान ऑक्साईड स्तर आणि शून्यता निर्माण करणे देखील CMP च्या "प्री-बरीड कंट्रोलेबिलिटी" वर आधीपासूनच अवलंबून असणे आवश्यक आहे.

आणि येथे CMP "ग्रँड फिनाले मूव्ह" च्या आधी क्लोजिंग मूव्हची भूमिका घेते.

पृष्ठभाग पुरेसा सपाट आहे की नाही, तांबे पुरेसा उजळ आहे की नाही आणि उग्रपणा पुरेसा लहान आहे की नाही हे त्यानंतरच्या सर्व पॅकेजिंग प्रक्रियेची "प्रारंभिक रेषा" निर्धारित करते.

प्रक्रिया आव्हाने: फक्त एकसमानता नाही तर "अंदाजक्षमता" देखील

उपयोजित साहित्याच्या समाधानाच्या मार्गावरून, CMP ची आव्हाने एकसमानतेच्या पलीकडे जातात:

• लोट-टू-लॉट (बॅचेस दरम्यान)
• वेफर-टू-वेफर (वेफर्स दरम्यान
• वेफरच्या आत
• आत मरतात

दरम्यान, प्रक्रिया नोड्स जसजसे पुढे जातील तसतसे रु (शीट रेझिस्टन्स) नियंत्रण, डिशिंग/रिसेस अचूकता आणि उग्रपणा Ra चे प्रत्येक सूचक "नॅनोमीटर स्तरावर" अचूक असणे आवश्यक आहे. ही आता एक समस्या नाही जी डिव्हाइस पॅरामीटर समायोजनाद्वारे सोडविली जाऊ शकते, परंतु सिस्टम-स्तरीय सहयोगी नियंत्रण:

• सीएमपी एकल-पॉइंट डिव्हाइस प्रक्रियेपासून सिस्टम-स्तरीय कृतीमध्ये विकसित झाले आहे ज्यासाठी समज, अभिप्राय आणि बंद-लूप नियंत्रण आवश्यक आहे.
• RTPC-XE रिअल-टाइम मॉनिटरिंग सिस्टीमपासून मल्टी-झोन हेड विभाजन दाब नियंत्रणापर्यंत, स्लरी फॉर्म्युलापासून पॅड कॉम्प्रेशन रेशोपर्यंत, प्रत्येक व्हेरिएबल फक्त एक ध्येय साध्य करण्यासाठी अचूकपणे मॉडेल केले जाऊ शकते: पृष्ठभागाला आरशाप्रमाणे "एकसमान आणि नियंत्रण करण्यायोग्य" बनवणे.

मेटल इंटरकनेक्शनचा "ब्लॅक हंस": लहान तांब्याच्या कणांसाठी संधी आणि आव्हाने

आणखी एक अल्प-ज्ञात तपशील म्हणजे स्मॉल ग्रेन क्यू कमी-तापमान हायब्रिड बाँडिंगसाठी एक महत्त्वाचा भौतिक मार्ग बनत आहे.

का? कारण लहान-दाणेदार तांबे कमी तापमानात विश्वसनीय Cu-Cu कनेक्शन तयार करण्याची अधिक शक्यता असते.

तथापि, समस्या अशी आहे की सीएमपी प्रक्रियेदरम्यान लहान-दाणेदार तांबे डिशिंगसाठी अधिक प्रवण असतात, ज्यामुळे प्रक्रिया विंडो थेट आकुंचन पावते आणि प्रक्रिया नियंत्रणाच्या अडचणीत तीव्र वाढ होते. उपाय? फक्त एक अधिक अचूक CMP पॅरामीटर मॉडेलिंग आणि फीडबॅक नियंत्रण प्रणाली हे सुनिश्चित करू शकते की वेगवेगळ्या Cu मॉर्फोलॉजी परिस्थितींमध्ये पॉलिशिंग वक्र अंदाजे आणि समायोजित करण्यायोग्य आहेत.

हे एकल-पॉइंट प्रक्रिया आव्हान नाही, तर प्रक्रिया व्यासपीठाच्या क्षमतांना आव्हान आहे.

वेटेक कंपनी उत्पादनात माहिर आहेCMP पॉलिशिंग स्लरी,नॅनो स्तरावर सपाटपणा आणि पृष्ठभागाच्या गुणवत्तेची आवश्यकता पूर्ण करण्यासाठी रासायनिक गंज आणि यांत्रिक ग्राइंडिंगच्या समन्वयात्मक प्रभावाखाली सामग्रीच्या पृष्ठभागाची बारीक सपाटता आणि पॉलिशिंग हे त्याचे मुख्य कार्य आहे.